摘要：随着目前国际集成电路封装测试产业不断向中国转移，更多国际知名公司均希望在中国找到低成本、高品质的解决方案。集成电路测试作为品质把关的重要一环，其成本在整个集成电路产业链中占有较高比重。据统计，目前有很多集成电路的测试成本已高达整个集成电路生产成本的45％以上，因此，测试成本的有效降低能够明显减少集成电路制造成本。昂贵的集成电路测试设备是导致Ic量产测试成本偏高的主要因素，需要负责Ic量产测试的工程技术人员不断地探索和钻研如何最有效地使用这些测试设备。本文详细地阐述了如何使用乒乓测试模式充分利用设备资源，从而有效降低Ic的测试成本。
关键词：乒乓测试模式；降低IC测试成本；IC量产测试
1.引言
在测试、组装和封装TECHXPOT的“成品率管理”分会上，很多与会者展示了降低不断增加的测试成本的重要性。总体来讲，与会者都能就下述观点达成一致，即：随着芯片复杂度的不断提高以及器件平均售价(Average Sales Price，ASP)的不断降低，测试环节的难度以及成本要求变得越来越高。根据摩尔定律，随着器件结构及尺寸的不断缩小，相对于每个晶体管的纯硅晶制作成本也随之下降。然而，测试开销却并不遵循这个定律。SIA公布的“TheInternational Roadmap for Semiconductors，ITRS'’预测：未来测试每颗晶体管的成本将会高出其制成的成本。集成电路(Ic)测试成本之所以很高，一方面是由于Ic设计人员往往只对IC的功能需求感兴趣，没有对Ic可测性给予足够的重视，另一方面是因为大部分Ic本身就非常复杂。因此，IC生产出来以后常常很难测试，需要使用十分昂贵的测试仪器和很长的测试时间。
降低Ic测试成本的一个方法是使用可测性设计(DesignfnrTestability，DFT)技术，即在Ic设计的同时就考虑对它的测试问题，使得Ic生产出来以后能够比较容易地被测试。目前，国内外对DFT技术研究较多，在高校也开设有专门的专业课程，Ic设计人员对此也越来越重视，可测性设计技术也越来越被Ic设计人员采用。另一个降低IC测试成本的有效方法就是在Ic测试量产阶段，针对被测产品的不同特性，选择合理性价比的测试设备。通过一定的技术手段，优化使用这些Ic测试设备，从而在保证品质的前提下使成本得以有效降低。
虽然在Ic设计过程中DFT技术的嵌入可以增强产品的可测性，但同时也会带来芯片制造成本的增加。因此，对量产阶段如何更有效地降低IC测试成本的相关技术的研究得到了越来越多的国内外同行的关注，这也是后续研究降低Ic测试成本的一个主要方向。目前，业界内应用较多的是并行测试降成本技术，但要做到完全的并行测试必须有足够强大的测试设备资源配置支持。而本文所阐述的乒乓测试模式是另一种在Ic测试量产时通过充分发挥设备资源能力达到有效降成本的技术，可以有效弥补并行测试技术的资源限制。
2.IC自动测试设备的基本构成及T作原理
通常一套完整的集成电路自动测试设备(Automatic Test Equipment，ATE)主要由电脑(PC机)、系统总线接口、测试机械手、测试主机、测试机与机械手接口及被测器件(Device Under Test，DUT)板等几个部分构成，如图1所示。其各主要部件的详细说明如下。
Pc机应装有Windows XP/2000等操作系统和Visual C++等软件，通过总线接口(PeripheralComponent Interconnect，PCI)控制和管理测试主机。
数据线接口卡(DBUS INTERFACE)完成PC机PCI总线到测试主机(TESTER)数据总线之间的转换和驱动，与测试主机之间可采用68芯双绞压接电缆进行连接，接口卡同时驱动插件箱背板上的数据总线。
机械手接口卡(HANDLER INTERFACE)完成Pc机到机械手(HANDLER)的接口，接口通常采用TTL(Transistor-Transistor Logic，即BJT-BJT逻辑门电路)电平形式，一般可提供8个分类BIN信号。另外，应用较多的接口还有IEEE488的通用接口总线(General-Purpose Interface Bus，GPIB)接口。
测试主机(TESTER)通常由机架、资源模块插件箱、电源单元、风扇单元、输入/输出面板、机内电缆等几部分构成。
DUT板(DUT BOARD)是用户根据具体的被测器件，结合使用的测试机而制作的测试线路板，通常通过机外电缆与测试系统相连接。
结合图1，在测试系统实际动作前，需预先将测试程序装载至Pc机并编译调试通过。正常动作时通常由测试机械手(Handler)发出开始测试信号(Start of Test，SOT)到测试机械手接口卡(HandlerInterface)，通过此接口将开始测试信号传输至Pc机并促发其动作。Pc机将测试程序编译后通过总线接口交与测试主机(Tester)，再由该主机指示其内部测试资源板进行测试动作。每次测试完成后由测试主机将测试结果通过总线接口反馈至Pc机，再由该PC机将测试结果通过总线传输到HandlerInterface，然后通过Handler Interface将测试结果转换成分类Bin信号及测试结束(End ofTest，EOT)信号至测试机械手，测试机械手根据接收到的Bin信号将测试后的产品进行分类放置。这就完成了一次自动测试。3乒乓测试模式及其应用
3.1乒乓测试模式(Ping-pong TestMode)
所谓乒乓测试模式是指用同一测试主机去控制两个测试站点(Test Station)，两个测试站点分别连接两个被测器件(DUT)，测试完其中一只器件后，利用探针台(Probe)或机械手(Handler)上下料动作的间隙时间，使用同一套测试主机测试另外一只探针台或机械手上器件的测试模式。两个测试站点连接的被测器件可以相同，也可以不同。图2为乒乓测试模式的结构示意图。结合图2，假设有一被测器件的测试程序运行时间为1秒/只，测试机械手的动作时间(IndexTime)为0.5秒/只，那么只是单头测试时需要1.5秒/只，而运用乒乓模式时则只需要1秒/只，因为其中一个测试站点在运行程序、执行’?贝0试的同时，另外一个测试站点可以去完成机械手的上下料动作，从而省略了机械手的动作时间，效率提高了33.3％。通过上述举例可知，当测试程序时间与机械手或探针台的动作时间一样时运用乒乓测试模式可以效率最大化，能够提高50％。当然在这种模式下每个测试站点也可以连接多头并行测试的机械手，从而形成一种乒乓加并行的测试模式(Ping-pong&Parallel Test Mode)。然而，建立这种模式的前提是一台测试机需要连接两台机械手，也就是虽然节省了一台测试机，但同时两台机械手的效率并没有能够得到充分发挥。还是以上述假设的被测器件为例，使用乒乓模式时使用了一台测试机和两台机械手，形成的测试效率为1秒/只，如果在此基础上再增加一台测试机，也就是使用两台测试机和两台机械手进行测试，达成的测试效率为0.75秒/只。虽然增加了测试机的成本，但是效率比乒乓模式时又提升了25％。因此在应用此模式时需权衡好测试机和机械手的价格，以取得最佳的测试成本。
3.2乒乓测试模式的最佳应用
为了提高测试效率，目前常用的测试机械手都设计有4 sites或更多sites同时测试的能力，业界内亦常常使用并行测试模式来进行应对。并行测试技术是近年来将并行处理技术引进自动测试领域形成的一种先进的测试技术和方法。并行测试是指自动测试系统在同一时间段内完成多项测试任务，包括系统在单个DUT上异步或同步地运行多个测试任务，在同一时间段内完成单个DUT的多项参数测试或系统同时完成多个DUT的多项参数测试。并行测试将增加测试系统的吞吐量，大大提高系统硬件的使用效率，从而减少测试时间，降低测试成本。并行测试模式主要包括：复制多套测试设备完成并行测试(如图3所示)，和通过接口转换开关实现多。
