【摘要】在集成电路的设计中，功耗问题已经成为这一领域内除面积、速度外要慎重考虑的重要因素。当前，功耗低的设计基本上是从电路的基本构成因素入手，设计时在不同环节都使用不同设计，进而使系统的功耗得到降低，以便尽可能取得最大的低功耗。
【关键词】集成电路；设计；乘法器；低功耗算法；实现技术
一、引言
低功耗设计一般可以分成两种：动态和静态技术。静态化技术一般是从系统的构造与工作原理出发，使系统的功耗得到降低，比如选择低功耗的器件；动态化技术主要是使系统运行得到改变来降低功耗，比如按照实际运行情况对器件的工作状态进行调节。
二、定点乘法运算优化
目前，集成电路的设计中，定点乘法运算一般都使用移位相加算法逻辑，具有方便理解、简单和直接的优点，但是缺陷也很明显，运算的效率比较低，需要数量很多的硬件设备，占用的资源也比较多。在普通的移位相加算法内，每位乘数都会出现积，运算量比较大，事实上，如果某位乘数是0，就不需要开展累加性的运算，所以累加器完成次数要和乘数中值是1的位数有明确关系，如果可以降低中值是1的位数，就能够降低需要运算的累加次数。1、BOOTH算法思想。就是使乘数和某一较大整数相近，然后借助这一整数和被乘数之积，减去对应数值补码和被乘数乘积来计算，能够提升运算的效率。BOOTH算法被称作补码移位算法，符号位是参与到运算的，运算数都借助补码进行表示。乘数的末位会增加附加位，初值是0。对乘数的最末两位进行观察，00对部分积进行向右移动移位的操作，01则对部分积的被乘数相加然后取其补码，结果向右移动一位，10则对部分积的被乘数相减，取其补码，结果向右移动一位，11则直接额对部分积执行向右移动一位的操作。根据上述算法，对n+1步进行操作，那么第n+1不就不用在位移，最终的结果就是运算的结果。2、定点乘法运算中乘法系数优化的算法。以BOOTH算法那为基础，还有一种更先进的算法，属于三元数值系统，能够降低硬件结构的复杂性，如果乘数系数是2的整数次幂时，乘法能够借助移位实现，这就使占用的硬件资源得到降低。为了降低系数二进制表示内非零位个数，通常使用带符号的二进制对整数进行表示。这一方法的优点如下：只利用了加法和位移，整个算法过程是以非零位不同的位置为基础，和其他的算法比较起来，更加准确，有限的字长也没有对程度有太大的影响。3、数字滤波器编码的优化。设计芯片时，为了使类型不同的数字滤波器能够尽量降低面积，并加快速度，发展出一些优秀数乘与编码算法。先对信号进行处理时，首先会从模数转换器内输出，然后把信号由高频率载波信号降低到基带信号并解调，要想得到理想的信号需要不同阶段滤波。包括把较高采样率降低到降低采样率，然后借助解调转换至基带的频率，基带信号的频率比采样的频率范围低，因此借助抽取滤波器进一步抽取信号，进而得出有用信号。
三、集成电路设计中乘法器低功耗实现技术
1、编码优化算法实现技术。首先，可以把编码优化算法实现成一个VHDL函数，然后存进库中和乘法器进行分离。接着，对乘法器的木块进行设计和优化，最后算出乘法运算的结果并输出。在模块的内部，对编码优化函数进行调用，将优化乘法器类属参数当做这一函数的输入，输出的结果中，三个变量分别表示三个常数。优化的结果使用常数来表示，原因为在乘法器的综合初期，上述三个常数能够按照优化函数的计算而得出，进行综合之后，乘法器按照这三个常数就能够转化成对应移位加的结构，而且对加法的结果进行计算，这是优化算法的逻辑单元是在库中保存的，不会算进优化之后的乘法器。为了对这一技术优化的效果进行验证，可以将相同射频的模块当做测试的平台，在模块内全部乘法器都被优化乘法器的模块替代后，导入RTL的代码，对功耗结果进行分析，发现总功耗和逻辑单元都有所下降，面积也有所降低。在对硬件进行测试时，使用编码优化算法对射频模块进行匹配开展测试，结果显示逻辑占用率是4.5%，产生寄存器的总数是13559，存储单元的占用率是4.6%。2、缺省优化算法实现技术研究。根据缺省优化算法模式，用VHDL函数的形式和小数乘法器相分离并存进库中。对优化乘法器的模块进行设计，在进行综合的初期，常数是由优化算法经过计算而得出的，在进行综合之后，乘法器按照常数就能够转化成对应移位加结构，并开展右移缺省操作，计算的结果在小数化处理之后从模块的输出端内输出。经过实验，发现总功耗有所降低，面积也有降低。
结语
综上所述，集成电路设计中乘法器的低功耗算法与实现技术具有重要意义，需要引起相关人员的重视，不断对这一技术进行改进与完善，切实发挥出低功耗算法的作用，进而促进集成电路设计技术的发展。
参考文献
[1]袁博.集成电路设计中乘法器的低功耗算法与实现技术研究[D].西安电子科技大学,2012.
[2]职称论文期刊袁博,刘红侠.定点小数乘法器的低功耗算法与实现技术[J].中南大学学报自然科学版,2014(1):132-141.
作者：李冬冬 单位：合肥工业大学
