期刊专题 | 加入收藏 | 设为首页 12年实力经营,12年信誉保证!论文发表行业第一!就在400期刊网!

全国免费客服电话:
当前位置:首页 > 免费论文 > 社科历史 >

高速电路设计及其应用

1高速电路的含义与现状

1.1高速电路的含义

高速电路在含义上主要有两方面,分别是设计电路频率高与数字信号跳变快。⑴当数字逻辑电路的频率达到了50MHz以上时,且占到了整个系统的三分之一可称为高速电路;⑵当数字信号上升或下降的时间与信号周期相比的比率大于5%时,即可称为是高速电路。

1.2高速电路的现状

当前的电子技术一般是应用在通用系统中,电子技术也随着时光的推移,一步步的向前迈进。92年的电子系统期间的工作频率只有40%是在30MHz以上,且体积大,管脚少;94年有50%的工作频率达到了50MHz,使用封装方式的器件开始大量的出现在市场上。在96年以后,大部分电子系统的工作频率已经达到了100MHz以上,且体积小与管脚数多。但也是因为高速发展的因素,电子系统设计在对体积改变的同时,电路在布局的时候,布线的密度就会增大,信号频率就在提高,信号边沿也呈现出不断变陡的状态。以印刷电路板(PCB)为例,其是高度电路设计应用在板级电路中的一个代表性产品,其线迹互连是和板层特性跟系统电子性能是有着非常重要的影响的,在进行评定系统性能的设计时,必须要对PCB板材的电参数进行考量,如使用传统的方法进行设计,将无法促使PCB得到很好的运作。

2高速电路的理想传输线设计

在上文了解到,以PCB为例,需采用高速电路设计才可让PCB运作。PCB的走线是作为传输高速电路的传输线,且PCB上传输线的时序问题是成为整个PCB时序裕量的重要组成部分。高速电路应用在板级电路上传输线的设计时,分别是微带线与带状线。通过现实案例,可以确定系统时钟的特性阻抗、传输延迟与时钟单板叠层的方式。(1)在计算特性阻抗时,可通过仿真结果进行表示,如将特性阻抗控制在30欧姆~80欧姆之间时,即可正常工作。(2)在确定传输延迟时,根据相差最坏的情况进行计算,微带线的传导延迟为150PS/in,带状线为180PS/in。系统时钟的传导时间公式为T长=13*0.18=2.34ns,T短=5*0.15=0.75ns。(3)在计算单板叠层时,设时钟板为8层,4个信号层与4个平面层,板厚为2mm。在进行叠层设计时,需要考量板材的介电常数、层间介质厚度以及布线宽度。

3高速电路的非理想互联

在高速电路的设计中,电子产品频率的损耗、阻抗不连续以及拐角影响都是属于非理想互联。该部分在过去高速电路设计中,经常会被忽略,在现代技术的高速发展中,该种问题就显得非常的严峻。

3.1传输线损耗

在上文了解到,由于电子技术的发展是朝着更加小,更加快的方向发展,传输线的尺寸与原件也处于不断缩小的态势中。传输线一旦受到损耗,将会直接影响电子数字系统的性能,从而减少信号幅度,影响时间裕量。而传输线的损耗也可分为导体直流损耗、介质直流损耗、集肤效应以及频率的介质损耗[4]。

3.2码间干扰

一旦信号沿着传输线进行传输时,因为反射、串扰等信号跳变的原因,总线上的噪声会对传输线上的信号产生影响,促使其时序与信号质量出现恶化,最终超过允许的容县。在进行高速电路设计时,为避免码间干扰,首先需要仔细分析码间干扰对性能产生的作用。其次是在每次跳变时,对码间干扰的时序进行采样。

3.390°影响

在进行每一块PCB设计中,中部分连线以及所有的连线都会出现弯曲的现象。在进行设计时,需考虑哪一些因素会对建立模型造成影响,并采用经验测量的方式,对得到的集总参数电容模型是否适合系统有个充分的认识,从而了解到在何时可对模型进行修正。针对于90°弯线的经验模型,就相当于是在传输线上加上一个方块的额外电容,在进行计算时,90°的额外电容值应当是要加到模拟发生弯曲的传输线上。

4高速电路设计的三方面

4.1电源系统完整性

电源系统的完整性是由SI、PI以及EMI所组成的。SI常见的问题有反射、串扰、抖动以及同时开关噪声。在进行SI设计时,需要将上述问题限定在系统噪声的裕量当中,才能够实现驱动器与接收器之间的稳定传输。PI是需要能够满足最大瞬态的电流供应,电压变化在最大容许波动范围内,电源系统自身能够阻抗最大值。在对EMI进行设计时,为了确保电子产品各个模块能够满足的电磁兼容特性,在设计标准中,需对测试项目、测试时的环境、测试设备以及不同频段的对应限制进行设计。

4.2非理想回路

在进行非理想回路设计的时候,最为基本的设计原则就是尽量的减少非理想回流路径。在选择上可选电感最小路径,选择该路径,其回流路径的不连续所引起的最基本效应,能够增加串联电感。第二个则是选择信号跨越地平面上的沟槽,因为是有很小很少的一部分的地回流是通过沟槽电容穿过沟槽,剩余部分绕过沟槽。假设沟槽非常的长,那么信号线在跨越沟槽的时候就会成为开路,促使串联电感增加,到地电容减小,阻抗也得到增加。

5结语

综上所述,现代社会的高速电路发展跟半导体工艺改进技术有着非常明显的联系,通过工艺改进技术,板级电路芯片集成度越高,功能就越强,相应的,芯片的面积也会越小。文章简要的对设计之初的几个问题进行了分析,其最终目的是设法促使设计出的电子系统整体性能达到最优效果。

作者:王东霞 单位:德州职业技术学院


    更多社科历史论文详细信息: 高速电路设计及其应用
    http://www.400qikan.com/mflunwen/skls/111434.html

    相关专题:财务管控 适合女性的职业


    上一篇:灌溉工程节水潜力计算方法
    下一篇:英语教学中的远程教育论文

    认准400期刊网 可信 保障 安全 快速 客户见证 退款保证


    品牌介绍