１软件无线电平台硬件
１．１宽带数模／模数转换
ＡＤＣ和ＤＡＣ是软件无线电的关键部件，软件无线电体系结构的重要特点是将ＡＤＣ和ＤＡＣ尽量靠近射频端。为了减少模拟环节，在较高的中频，乃至对射频信号直接进行数字化。同时，因软件无线电采用宽带设计，中频带宽宽，故同时进入中频通带内的信号比一般窄带中频多，且信号电平相差大，小信号可能被大信号淹没。因此，ＡＤＣ的性能指标要求其有较高的采样率、分辨率和工作带宽，以便在恢复时降低失真；除此以外，为适应错综复杂的电磁环境，还要求其有大的线性动态范围，以减小互调失真，使接收的弱信号仍能在强干扰信号中检测出来。
１．２高速数字信号处理器
数字信号处理器（ＤＳＰ）是软件无线电平台的核心部件，包括数字上下变频、基带处理、调制解调、比特流处理以及解码，对于调频和扩频系统，还包括解扩和解跳。本文运用基于ＦＰＧＡ的ＳＯＰＣ技术构建软件无线电平台，提高了数字信号处理的能力和速度。与需同时使用ＤＳＰ与ＡＳＩＣ以及外围扩展接口芯片的设计架构相比，降低了系统功耗，缩小了系统体积。随着深亚纳米的半导体工艺的使用，ＦＰＧＡ正朝着高密度和低功耗方向发展。在ＩＰ库发展方面，ＦＰＧＡ满足了设计人员的需求，提供了包括各种数字信号处理单元、通用数据接口以及各种嵌入式硬核处理器的ＩＰ核。丰富的库资源使得开发周期大幅缩短，且可靠性得到保证。ＤＳＰ与ＦＰＧＡ的特点与性能对比如表１所示。本文设计的软件无线电平台基于ＦＰＧＡ的设计思想更加贴近物理底层，在通信系统中实现和相关算法的硬件验证方面，ＦＰＧＡ优势更大。该设计为通信相关算法的硬件验证提供了平台。
２中频接收系统设计与实现
２．１关键技术
在通信过程中，要准确接收信号，接收端需从接收的信号中恢复出载波信号，使双方的载波频率与相位一致，即载波同步；另外还需进行位同步。２．１．１载波同步载波同步可分为以下２种方法：１）在发送有用信号的同时在适当频率上同时发送导频信号，并使导频信号功率较小；２）直接从接收到的信号中提取载波频率，工程中通常使用本方法，用平方变换、同相正交锁相环或其他软件算法实现。考虑到相移键控和抑制载波的双边带等信号中并不含载波分量，用普通的锁相环无法提取，需设计抑制载波跟踪环路，以便实现并从中提取相干载波的功能，本文设计的解调器采用Ｃｏｓｔａｓ锁相环方式实现载波同步。２．１．２位同步位同步又称码元同步［３－４］。在数字通信中，消息均通过一串码元序列传输，故接收端需知道每个码元的起始和截止时刻，以便在恰当时刻进行采样判决。这要求在接收端有一个定时脉冲序列，使得该序列的重复频率与码元速率相同，相位与最佳判决时刻一致，该提取定时脉冲序列过程称为位同步。位同步可分为自同步和外同步两种。自同步直接从接收信号中提取位同步信息；外同步在发射端专门发送导频信号。数字通信中常用自同步方法，该方法可通过滤波、延迟相干和锁相等方法实现。对于不归零的二进制随机序列，无法直接从中提取位同步信息，但可通过波形变换变成归零信号，再进行滤波提取出所需的同步信号。延迟相干法类似于相干解调法，只是延迟时间τ需小于码长Ｔ。接收信号与延迟信号相乘后，得到一组码宽度为τ的矩形归零码，则可得位同步信号的频率分量。ＱＰＳＫ解调器设计的核心问题在于载波同步与符号同步，其性能好坏直接影响通信质量。因此，载波同步与位同步设计是解调器设计的主要任务之一。
２．２Ｃｏｓｔａｓ锁相环载波同步
解调系统采用相干解调法，在接收端需提供一个参考载波，参考载波需与信号载波同频同相。考虑到相移键控信号和抑制载波的双边带信号等，信号中并不含载波分量，用普通的锁相环无法提取，需设计抑制载波跟踪环路，以便实现从中提取相干载波的功能，本系统设计解调器采用Ｃｏｓｔａｓ锁相环方式实现载波同步。数字锁相环由数字鉴相器（ＰＤ）、数字环路滤波器（ＬＦ）和数控振荡器（ＮＣＯ）３部分组成。其中，ＰＤ用于提取锁相环的输入和输出信号间的相位误差信号；ＬＦ则对相位误差进行平滑滤波，之后用于控制数控振荡器产生相应输出。Ｃｏｓｔａｓ锁相环原理如图２所示，图中ＬＰＦ为低通滤波器；ＤＤＳ为直接数字式频率合成器。数字化后的ＱＰＳＫ中频信号可表示为：Ｉ′（ｋ）＝ａ（ｋ）ｃｏｓ（ωｃｋ＋φ０）－ｂ（ｋ）ｓｉｎ（ωｃｋ＋φ０）（１）Ｑ′（ｋ）＝ｂ（ｋ）ｃｏｓ（ωｃｋ＋φ０）＋ａ（ｋ）ｓｉｎ（ωｃｋ＋φ０）（２）其中，ｋ＝０，１，２，…；ωｃ为中频载波频率；φ０为接收端载波的初始相位；ｂ（ｋ）和ａ（ｋ）为发送的码元信息。经过数字下变频和匹配滤波后，可得到：Ｉ（ｋ）＝ａ（ｋ）ｃｏｓΔφ＋ｂ（ｋ）ｓｉｎΔφ（３）Ｑ（ｋ）＝ｂ（ｋ）ｃｏｓΔφ－ａ（ｋ）ｓｉｎΔφ（４）其中，Δφ＝φ０－φ；φ为锁相环对载波相位的估计。Ｃｏｓｔａｓ环鉴相器得到相位误差如下：ｅ（ｋ）＝Ｉ（ｋ）ｓｉｇｎ（Ｑ（ｋ））－Ｑ（ｋ）ｓｉｇｎＩ（ｋ）（５）相位误差经环路滤波后输出：其中，Ｋｐ为环路鉴相增益，为常数。式（６）表明ＮＣＯ的输入受Δφ控制，环路滤波器输出为跟踪Δφ提供了所需的误差控制电压，且误差电压中消除了基带信号的影响。其中，Ｆ（ｚ）为ＬＦ传递函数；Ｎ（ｚ）为ＮＣＯ传递函数。环路增益为：Ｋｄ＝２ＫｐＫ０
２．３Ｇａｒｄｎｅｒ环路位同步
本文采用基于内插的位同步方法［５］，该方法属于自同步中锁相法。对于输入信号，以固定时钟ｆｓ进行采样，假设通过Ａ／Ｄ采样后１个符号周期有４个采样点，通过定时同步模块后，１个符号周期内内插２个点，这２个点分别为最佳观察点（此时眼图最大）和２个最佳观察点间的次最佳观察点，并产生新的时钟，在该时钟下，均衡器对内插点进行均衡处理。基于内插的位同步原理如图４所示。内插滤波器是该方法的重点，其实质是实现数据的速率转换。假设接收端采样接收的模拟信号，采样时钟为ｆｓ，采样后得到的数据为Ｘ（ｍＴｓ），再经过ＤＡＣ以及滤波器ｈ（ｔ）后，对得到的连续波形再次采样可得数据如下：根据终值定理有：ｌｉｍｚ→１（（ｚ－１）Ｈｅ（ｚ））＝０，即在经过多次反馈后能得到一个同频同相的载波，实现对载波的恢复。图３（ａ）和（ｂ）表明频差为１％时锁相环频率响应曲线与锁相环相位响应曲线。图３（ｃ）为ＦＰＧＡ设计的仿真结果。可见，在经过２０００个时钟周期后达到预期锁定效果，锁定相位与频偏。其中，Ｔｉ为二次采样的时间间隔。尽管假设中出现了ＡＤ／ＤＡ以及模拟滤波器，但由式（１０）可见，已知输入序列Ｘ（ｍ），滤波器冲击响应ｈ（ｔ），以及采样的时间间隔Ｔｓ和Ｔｉ，完全可以求出内插点。最后可推导出改进的内插公式为：Ｙ（ｋＴｉ）＝∑ｉＸ（（ｍｋ－ｉ）Ｔｓ）ｈ（（ｉ＋μｋ）Ｔｓ）（１１）其中，ｍｋ＝ｉｎｔ（ｋＴｉ／Ｔｓ）为内插基点；μｋ＝ｋＴｉ／Ｔｓ－ｍｋ为分数间隔；ｉ＝ｉｎｔ（ｋＴｉ／Ｔｓ）－ｍ为滤波器下标。采样点与内插点关系如图５所示。图６（ａ）和（ｂ）分别给出了Ｇａｒｄｎｅｒ环路使用ＭＡＬＡＢ设计时μｋ与误差检测输出值的仿真结果。因在ＦＰＧＡ设计中无法实现有时偏的仿真环境，故图６（ｃ）为Ｇａｒｄｎｅｒ环路在无时偏时的仿真结果［６－７］。可见，误差随着时间的推移逐渐趋于０，同时μｋ也趋于稳定。
２．４资源使用情况采用ＦＰＧＡ
在实际使用中资源限制是设计需考虑的问题，因该系统采用闭环设计，故设计中必然采用较多乘法器和滤波器，大位宽乘法器和高阶滤波器会占用大量系统资源。该系统中乘法器、滤波器和ＮＣＯ采用开发软件提供的ＩＰ核，可以最大限度节约ＦＰＧＡ资源并保证设计的稳定性。此外，在定点计算中，经过加法和乘法运算后，输出结果的位宽会增加。如继续使用与输入操作数相同位宽的数来表示结果，则会丢失有用的比特信息，造成输出结果错误。在实际操作中，考虑到资源的使用问题，不能任由相加和相乘操作增加操作数的位宽，需进行截位。在截位考虑资源损耗的同时还需考虑数据精度，如在位同步Ｇａｒｄｎｅｒ环路误差检测模块中计算的误差信号，需根据实测晶振的相差值来决定误差信号的位宽，否则环路无法正常工作。
２．５设计效果
在本文设计的系统硬件平台上成功实现了全数字ＱＰＳＫ解调器的设计。当Ｉ、Ｑ路码元速率为８Ｍｂ／ｓ，中频为８０ＭＨｚ，ＡＤ采样速率为６４ＭＨｚ时，数字下变频后输出正交解调波形如图７所示，该波形送入后续解调算法模块实现载波同步与位同步后输出解调数据，ＱＰＳＫ解调输出波形如图８所示。本文载波同步采用的Ｃｏｓｔａｓ锁相环以及基于内插的Ｇａｒｄｎｅｒ环路位同步均为中频接收系统中较经典算法，易于ＦＰＧＡ数字化实现。在后续工作中将研究在多普勒频移等造成大频偏或码元速率更高时如何提高锁定频偏的能力。图７数字下变频后输出波形图８ＱＰＳＫ信号解调输出波形
３结束语
各种通信系统全数字化和硬件电路软件化是设计趋势。用ＦＰＧＡ技术实现的调制解调单元和其他相关功能单元可方便设置各种相关参数，使用范围更广，也突出了软件无线电设计的灵活性和开放性。本文设计的软件无线电系统使用ＦＰＧＡ实现，在设计过程中存在ＦＰＧＡ资源开销大的情况，可考虑使用高端ＦＰＧＡ芯片。在解决资源瓶颈的同时，可使用ＰｏｗｅｒＰＣ等嵌入式处理器，以丰富系统的接口配置，使系统在数据传输速率、参数配置和模式的选择以及系统扩展方面具有更强灵活性，以充分体现软件无线电的特点。
作者：羌凌飞 洪露 单位：中国电子科技集团公司第二十八研究所
1脉冲式无线高度表工作原理
可以将高度表分为采用脉冲发射信号式无线电高度表和采用连续信号发射信号式无线电高度表。采用脉冲发射信号式无线高度表是指发射的电磁波信号是一个离散的脉冲信号。则电磁波信号在空气传播的时间是指发射的脉冲信号的前沿和地面反射的回波信号的时间差。采用脉冲发射信号式无线高度表的精度跟发射脉冲信号的宽度有很大关系。发射的脉冲信号越窄，则脉冲发射信号式无线高度表对距离的分辨率越高。由于信号调制方式不同，脉冲式无线电表测试仪具有精度高、成本低、实时性好、可靠性强等优点。目前已经被广泛用于各个领域。脉冲式无线电测试仪的实质就是测量发射的脉冲信号的前沿和地面反射的回波信号的前沿时间差，再根据电磁波信号在空气传播的时间和距离成正比的关系计算出距离。因为在一定波长和高度之内，无线点播的在空气中传播的速度我们可以近似看成光在空气中的传播速度。因而可以根据计算出飞机距离店面的距离H。
2脉冲式无线高度表的硬件电路
2.1脉冲式无线高度表的射频信号发射前端和接收前端模块设计射频信号发射前端和接收前端模块设计是为了在方便无线电信号在实验的环境下营造出一个受控制的通信通道。通过对通信通道的控制可以测量出中频信号和被检波出来的射频包络信号的幅值，并依据这个值判断出这些信号跟无线电高度表的相关度。射频信号发射前端和接收前端模块主要包括两个通道：第一个是主要为了接收电磁波发射信号和接收信号。第二个是根据测量出的高度模拟出延迟的反射信号.2.2脉冲式无线高度表的中频电磁波信号处理模块设计中频电磁波信号处理模块的主要作用是用来接收射频信号发射前端和接收前端模送出的两个被测信号。其中一个信号是中频调制的电磁波信号。另外一个是脉冲电磁波包络信号。中频电磁波信号处理模块的设计核心是处理速度特别快的FPGA。然后再加上一些外围设计电路如：整形比较电路、波形跟随电路、AD采集电路、DSB18b20温度补偿电路、晶振电路、电源电路等。除了上述的外围电路外，中频电磁波信号处理模块还需要有电平转换通信电路、复位电路、CAN发送接收电路、串口通信电路以及FPGA通信下载电路等。为了正常显示电路是否正常工作，一般情况下还需要加上工作指示灯，以显示电路是否正常工作。2.3脉冲式无线高度表的的电源管理脉冲式无线高度表各个模块中的电路的正常运行都需要有电源给他们供电。因此电源模块的好坏将关乎到整个脉冲式无线高度表的整体性能和测量精度。因此在设计脉冲式无线高度表时需要认真对待，按照电源的设计标准和设计指标严格把关。在设计电源模块时需要考虑到以下几点因素：第一，芯片的正常工作需要的需要电压大小是多少，正确设计配电方案；第二、要保证电源有良好的接地以消除工频信号对电路的影响；第三、电源模块里面的电解电容跟电感之间需要有合理的布局；第四、要选择符合国家行业质量体系认证的电源模块。
3结语
由于飞机在飞行过程中无法测量到地面与飞机的高度引发的飞行事故，频频发生在我国。因而开发出一种能准确、及时的测量飞机与地面间的高度则显得特别的重要。脉冲式无线高度表这是为了适应这种需求而诞生的。不过目前的研究成果还不是相当成熟，还需要广大研究人员共同的努力。
作者：贾娜 单位：中国人民解放军91550部队
