期刊专题 | 加入收藏 | 设为首页 12年实力经营,12年信誉保证!论文发表行业第一!就在400期刊网!

全国免费客服电话:
当前位置:首页 > 免费论文 > 管理论文 > 财务管理 >

基于反熔丝的编码器设计论文

1基于CCSDS标准的LDPC码

根据CCSDS标准,近地通信适合采用LDPC(8176,7154)基码[3],又称7/8码率LDPC码。这是一种QC-LDPC码,其校验矩阵由32个循环子矩阵构成。生成矩阵G为阶满秩矩阵,可对7154个信息比特编码,并输出8176位码字。由于目前信息处理系统多采用32位数据长度,而基矩阵生成的码字并非32的整数倍,因此在实际应用中广泛采用的是(8160,7136)缩短码。即输入7136信息比特,通过增加18位“0”的方式补齐7154位待编码数据,并在编码输出的8176比特中去掉补充的18位“0”信息。此时码字长度为8158,为符合信息处理系统的数据格式,需在末尾增加两位“0”补齐8160位。

1.1LDPC编码器功能

LDPC编码器的主要功能是接收前端数据流,进行LDPC编码,并将处理后数据分为I、Q两路送到调制器。其中,前端输入数据为完整组帧格式的数据,待编码数据为伪随机数据,帧头为CCSDS建议的1ACFFC1D,校验位部分预留为55CC,待编码后将校验位数据回填即可。考虑实际应用需求,编码器在设计时应采取相应措施并具有以下功能:(1)通过运算关键数据G矩阵系数直接烧录方式,对单粒子翻转免疫;(2)通过对输入数据格式的判断,在前端输入数据格式错误并恢复后具有自恢复功能;(3)接收数据帧格式错误时采用透明传输方式,维持数据链路不中断,同时使地面进行错误定位判断。LDPC编码器主要由前端数据接收、输入数据格式判断、有效数据提取、并行编码、组帧加扰及输出数据切换等单元组成,如图1所示。其中,clkin为输入数据对应时钟,din为四位并行输入数据,reset全局复位信号,可使程序恢复初始状态;clkout为输出数据对应时钟,dout为编码后两位并行输出数据。

1.2核心编码模块设计

并行编码单元作为整个编码器的核心部分,负责将输入待编码数据与G矩阵数据运算,得出对应校验信息数据,如图2所示。本模块输入接口为待编码数据、时钟和复位信号,输出接口为生成校验数据。G矩阵存储单元存储的是G矩阵中28个子矩阵对应首行的511bits数据,由控制单元产生控制信号,每次读取2个子矩阵首行数据暂存在移位寄存器中,每14次为一个循环。待14次循环结束后,该帧数据完成编码,产生的相应校验数据送入缓冲器,同时校验位寄存器清零,为下帧数据编码做好准备。

1.3AX2000芯片在本设计中的应用技巧

在做LDPC编码器设计时,除了符合常用设计规则外,AX2000芯片也有其自身特点,巧妙利用这些性能和特点,可以缓解速度和面积的矛盾,也能简化设计流程,提高设计性能[4]。1.3.1G矩阵存储由于LDPC编码器特殊的准循环运算方式,如果G矩阵14Kbits数据中出现1个比特的单粒子翻转,将会造成整个编码的错误。在本设计中,为确保G矩阵数据的可靠性,将其定义成常量直接连接电源或接地,确保不会发生单粒子翻转。1.3.2双端口RAM的应用AX2000芯片有丰富的RAM资源,每块RAM存储器有两个完全独立的端口A和B,两个端口可同时进行读和写操作,根据使用者的定义,可以配置端口A和端口B的数据宽度和地址宽度。由于输入端为4位数据并行输入,为实现QPSK调制,数据需分I、Q两路输出,传统寄存器实现并串变换对两路时钟沿口关系要求较高。通过双端口RAM可配置输入输出数据宽度方式实现并串变换,可以有效解决时钟沿口问题。1.3.3全局网络资源的应用AX2000芯片有4个HCLK和4个RCLK全局网络资源,其中HCLK用于时钟信号,有极强的驱动能力,可直接驱动任何时序逻辑的时钟输入端。RCLK除了用于时钟信号外,还可以驱动时序逻辑的复位引脚、使能引脚或组合逻辑任何输入引脚,这为程序的设计大大提供了便利。本设计中,除了将复位信号约束至RCLK外,还将其余三个高扇出信号约束至RCLK。大大减少高扇出信号的BUFF复制,既节省了资源,也减少了复制路径的时延,提高运算速度。

2测试结果

本设计采用的软件开发平台为Actel公司的Libero9.1版本软件,硬件平台采用Actel系列AX2000-FG896芯片,布局布线后,芯片资源占用率75%,约束后clkin时钟最高速率可到95MHz,clkout时钟最高速率可到202MHz。在高斯白噪声信道中,接收端译码前,QPSK调制在接收数据误码率为10-7量级的信噪比为11.3dB,如图3所示。受硬件条件限制,做桌面测试验证时,在300Mbps条件下进行,测试结果显示,当Eb/N0=4.1dB时,译码后的误码率可降低至10-7量级,如图4所示。计算可知,本文设计实现的LDPC编码样机取得了7.2dB的编码增益。

3结语

本文设计的LDPC编码器,基于CCSDS推荐标准,在反熔丝FPGA平台实现。测试结果显示:LDPC编码器逻辑功能正确,当误码率在10-7量级时,具有高达7.2dB的编码增益,采用反熔丝FPGA提高了卫星数传发射机抗辐射抗单粒子翻转的能力。

作者:田瑞甫 陆卫强 韩威 单位:上海航天电子技术研究所


    更多财务管理论文详细信息: 基于反熔丝的编码器设计论文
    http://www.400qikan.com/mflunwen/gllw/cwgl/130193.html

    相关专题:兰州大学学报 发表论文格式


    上一篇:接受美学对英语阅读教学的作用
    下一篇:电子信息工程中的网络技术研究(3篇)

    认准400期刊网 可信 保障 安全 快速 客户见证 退款保证


    品牌介绍